A versão que utilizo é LTspice XVII (x64), atualizada em 3/12/2019. No sétimo artigo veremos as curvas características de um Transistor de Efeito de Campo (JFET). No site www.alldatasheet.com eu baixei o datasheet do JFET 2N5486, que é um Transistor de Efeito de Campo, canal N.
Veremos e analisaremos as curvas do JFET, mas podemos afirmar que é um dispositivo que controla a corrente que flui através do Source e Drain pelo potencial aplicado no Gate, então, podemos dizer que o JFET é um dispositivo controlado por tensão. Sua disposição e polarização pode ser visto na figura a seguir. O JFET canal P é complementar ao canal N. Significa que sua polarização é exatamente o oposto, mas os conceitos são idênticos.
Vamos montar o seguinte circuito no LTspice. Faremos uma análise da varredura DC, então, selecionar a opção [DC sweep] e parametrizar conforme mostrado a seguir.
.dc VDS 0 15 1 VGS 0 -4 -500m
O potencial entre Dreno e Source variará de 0 à 15 Volts, com passos de um (1) Volt. Para cada passo de potencial de VDS, o potencial entre Gate e Source variará de 0 a -4 Volts, com passos de -500 (mV).
Inicie a simulação e obtenha as correntes no Drain do JFET, conforme mostrado a seguir. A curva verde-claro refere-se a VGS = 0 (V), então, o JFET sem diferença de potencial entre Gate e Source conduz a máxima corrente através de Source e Drain.
Inseri duas linhas tracejadas no gráfico para determinar as duas regiões de trabalho do JFET. A primeira região à esquerda, VDS < 4 (V), é chamada região ôhmica. A região na qual 4 (V) >= VDS <= 14 (V), é chamada de região ativa. A região à direita, VDS > 14 (V), não é uma região de trabalho, mas, uma região de ruptura do dispositivo, portanto, deve ser conhecida para não ultrapassarmos os limites e danificar o dispositivo.
Quando VGS = 0 (V), a tensão que limita a região ôhmica e a região ativa tensão é denominada tensão de Estrangulamento ou Constrição (Vp), que nesse caso Vp = 4 (V). Observe também que quando a tensão VGS = -4 (V) a corrente que flui através de Source e Drain é aproximadamente zero. Essa tensão é chamada de VGS de corte, e não é coincidência Vp = 4 (V) e VGSOFF = -4 (V).
Alguns dados do datasheet que são destaques:
-
VGSBR – Tensão VGS de ruptura, quando VDS = 0 (V);
-
IDSS – Corrente de saturação, quando VDS é máximo e VGS = 0 (V);
-
VGSOFF – Tensão VGS de corte, quando VDS é máximo e ID ~0 (A);
-
Faixa de Temperatura de operação na junção;
-
Faixa de Temperatura de estocagem;
-
Dissipação de potência.
Nas curvas da figura 4, observe que a corrente de Drain na região ativa pouco varia, principalmente quando o potencial VGS se aproxima do corte, com corrente de Drain mais baixa, porém, praticamente uma fonte de corrente.
Na região ôhmica podemos encontrar a resistência entre Drain e Source (RDS). Em nosso caso a tensão de Estrangulamento Vp = 4 (V), nesse ponto, uma corrente de Drain ID = 50 (mA), portanto, nosso RDS = 80 (Ω). Também como nossa tensão de Estrangulamento V= 4 (V), então, a tensão VGS de corte VGSOFF = -4 (V).











Muito legal esse conteúdo! Sempre me deparo com esse gráfico nos materiais de estudo e não sabia que poderia obtê-lo por simulação no LTSpice.
Eu realizei as simulações conforme descrito, com as mesmas configurações e componentes, porém o gráfico (Id x Vds) obtido foi diferente (vide anexo).